Intel tìm kiếm giải pháp lưu trữ cache mới dành cho CPU

nickname2606

Siêu gà :-<
Staff member


Một trong các yếu tố quan trọng ngày nay của CPU là lượng cache có trên chúng. Dung lượng cache nhiều hơn cho phép CPU tải được nhiều dữ liệu lên từ RAM và các hệ thống lưu trữ cấp thấp hơn “để giành” cho việc xử lý lúc sau. Phần lớn các CPU hiện nay sử dụng bộ nhớ SRAM tiêu tốn nhiều transistor hơn các giải pháp eDRAM, và dẫn đến dung lượng cache đạt được thấp hơn so với eDRAM. Song tính phức tạp trong việc tích hợp bộ nhớ eDRAM vào die CPU khiến cho giải pháp này trở nên tốn kém không ít. Mới đây lại Hội nghị chuyên đề về Mạch điện và Công nghệ VLSI (Symposia on VLSI Technology and Circuits) 2010, Intel đã nói về khả năng sẽ phát triển Floating body cell (tạm dịch các tế bào thể động – FBC) trên tiến trình 22nm nhằm thay thế SRAM.


Một đặc trưng của SRAM là sử dụng nhiều transistor để lưu trữ 1 bit dữ liệu. Các CPU hiện sử dụng phổ biến loại SRAM 6T (tức 6 transistor cho 1 bit). Riêng kiến trúc Nehalem của Intel đang dùng loại SRAM 8T cho L1 và L2 cache. Intel cho biết SRAM 8T tiêu tốn ít điện hơn SRAM 6T, song đồng thời sử dụng nhiều vật liệu silicon hơn để đạt cùng mức dung lượng, tức tốn kém chi phí sản xuất hơn. Nhưng khi các CPU ngày càng cần nhiều nhân xử lý hơn, thì dung lượng cache cần tích hợp trên chúng cũng phải nhiều hơn. Do đó SRAM không phải là giải pháp lâu dài để đáp ứng nhu cầu trên.

FBC từng được Intel giới thiệu tại hội nghị VLSI 2008. Nhà khổng lồ x86 không nói rõ cấu tạo của loại bộ nhớ này nhưng cho biết dung lượng lưu trữ đạt được trên cùng 1 diện tích với FBC gấp 3 – 4 lần so với SRAM, đồng thời chi phí sản xuất thấp hơn giải pháp eDRAM.




1 tài liệu Intel công bố tại VLSI 2010 tiết lộ hãng này đang phát triển bộ nhớ FBC trên node 22nm bằng kỹ thuật Bulk nhằm đạt năng lực sản xuất hàng loạt. Hiện hãng này chỉ mới sản xuất được FBC bằng kỹ thuật SOI, vốn tốn chi phí hơn Bulk. Dù sao, FBC hiện vẫn còn trong giai đoạn nghiên cứu, vẫn còn nhiều thách thức để giải pháp này có thể “xứng đáng” thay thế được giải pháp SRAM truyền thống.


Theo Intel
 
Top